文献
J-GLOBAL ID:201702272831295283
整理番号:17A0214364
バックエンド相互接続と固有FinFETの熱抵抗のモデル化と容量負荷効果を持つインバータの過渡シミュレーション【Powered by NICT】
Thermal resistance modeling of back-end interconnect and intrinsic FinFETs, and transient simulation of inverters with capacitive loading effects
著者 (11件):
Yan Jhih-Yang
(Graduate Institute of Electronic Engineering)
,
Jan Sun-Rong
(Graduate Institute of Electronic Engineering)
,
Peng Yu-Jiun
(Graduate Institute of Photonics and Optoelectronics, National Taiwan University, Taipei, Taiwan)
,
Lin H. H.
(PTD, MediaTek Inc., Hsinchu 300, Taiwan)
,
Wan W. K.
(PTD, MediaTek Inc., Hsinchu 300, Taiwan)
,
Huang Y.-H.
(PTD, MediaTek Inc., Hsinchu 300, Taiwan)
,
Hung Bigchoug
(PTD, MediaTek Inc., Hsinchu 300, Taiwan)
,
Chan K.-T.
(PTD, MediaTek Inc., Hsinchu 300, Taiwan)
,
Huang Michael
(PTD, MediaTek Inc., Hsinchu 300, Taiwan)
,
Yang M.-T.
(PTD, MediaTek Inc., Hsinchu 300, Taiwan)
,
Liu C. W.
(Graduate Institute of Electronic Engineering)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
IEDM
ページ:
35.6.1-35.6.4
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)