文献
J-GLOBAL ID:201702274312078024
整理番号:17A1359765
55nm DDC技術を用いた探索とメモリ計算のための0.3V VDDmin4 2T SRAM【Powered by NICT】
A 0.3V VDDmin 4+2T SRAM for searching and in-memory computing using 55nm DDC technology
著者 (9件):
Dong Qing
(University of Michigan, Ann Arbor)
,
Jeloka Supreet
(University of Michigan, Ann Arbor)
,
Saligane Mehdi
(University of Michigan, Ann Arbor)
,
Kim Yejoong
(University of Michigan, Ann Arbor)
,
Kawaminami Masaru
(Fujitsu Semiconductor America, Inc.)
,
Harada Akihiko
(Fujitsu Semiconductor America, Inc.)
,
Miyoshi Satoru
(Fujitsu Semiconductor America, Inc.)
,
Blaauw David
(University of Michigan, Ann Arbor)
,
Sylvester Dennis
(University of Michigan, Ann Arbor)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
VLSI Circuits
ページ:
C160-C161
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)