文献
J-GLOBAL ID:201702275296629424
整理番号:17A0795767
デュアルモード二重精度浮動小数点除算のための面積効率の良いアーキテクチャ【Powered by NICT】
Area-Efficient Architecture for Dual-Mode Double Precision Floating Point Division
著者 (2件):
Jaiswal Manish Kumar
(Department of EEE, The University of Hong Kong, Hong Kong)
,
So Hayden K.-H.
(Department of EEE, The University of Hong Kong, Hong Kong)
資料名:
IEEE Transactions on Circuits and Systems 1: Regular Papers
(IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻:
64
号:
2
ページ:
386-398
発行年:
2017年
JST資料番号:
C0226B
ISSN:
1549-8328
CODEN:
ITCSCH
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)