文献
J-GLOBAL ID:201702277173452318
整理番号:17A0028107
65nm CMOS技術における等化40dBをもつ70mW25Gb/四分の一レートSerDes送信器及び受信器チップセット
A 70 mW 25 Gb/s Quarter-Rate SerDes Transmitter and Receiver Chipset With 40 dB of Equalization in 65 nm CMOS Technology
著者 (6件):
Yuan Shuai
(Institute of Microelectronics, Tsinghua University, Beijing, China)
,
Wu Liji
(Institute of Microelectronics, Tsinghua University, Beijing, China)
,
Wang Ziqiang
(Institute of Microelectronics, Tsinghua University, Beijing, China)
,
Zheng Xuqiang
(Institute of Microelectronics, Tsinghua University, Beijing, China)
,
Zhang Chun
(Institute of Microelectronics, Tsinghua University, Beijing, China)
,
Wang Zhihua
(Institute of Microelectronics, Tsinghua University, Beijing, China)
資料名:
IEEE Transactions on Circuits and Systems 1: Regular Papers
(IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻:
63
号:
7
ページ:
939-949
発行年:
2016年
JST資料番号:
C0226B
ISSN:
1549-8328
CODEN:
ITCSCH
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)