文献
J-GLOBAL ID:201702277946220453
整理番号:17A1262862
クロックツリーの応用テーパリング空間による最適VLSI遅延調整【Powered by NICT】
Optimal VLSI Delay Tuning by Space Tapering With Clock-Tree Application
著者 (4件):
Sarfati Eyal
(Electrical Engineering Department, Technion-Israel Institute of Technology, Haifa, Israel)
,
Frankel Binyamin
(Engineering Faculty, Bar-Ilan University, Ramat Gan, Israel)
,
Birk Yitzhak
(Electrical Engineering Department, Technion-Israel Institute of Technology, Haifa, Israel)
,
Wimer Shmuel
(Engineering Faculty, Bar-Ilan University, Ramat Gan, Israel)
資料名:
IEEE Transactions on Circuits and Systems 1: Regular Papers
(IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻:
64
号:
8
ページ:
2160-2170
発行年:
2017年
JST資料番号:
C0226B
ISSN:
1549-8328
CODEN:
ITCSCH
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)