文献
J-GLOBAL ID:201702279024297347
整理番号:17A1262574
電源雑音分布と接地信号測定によるチップ間キャリブレーション機能を持つ回路における負バイアス温度不安定性とゲート酸化膜破壊のモデル化【Powered by NICT】
Negative Bias Temperature Instability and Gate Oxide Breakdown Modeling in Circuits With Die-to-Die Calibration Through Power Supply and Ground Signal Measurements
著者 (3件):
Cha Soonyoung
(Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA)
,
Liu Taizhi
(Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA)
,
Milor Linda
(Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA)
資料名:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
(IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻:
25
号:
8
ページ:
2271-2284
発行年:
2017年
JST資料番号:
W0516A
ISSN:
1063-8210
CODEN:
ITCOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)