文献
J-GLOBAL ID:201702279760529631
整理番号:17A0798672
二乗アキュムレータ(SQAC)の高速パイプラインアーキテクチャ【Powered by NICT】
A high-speed pipeline architecture of squarer-accumulator (SQAC)
著者 (4件):
Wang Jian-feng
(Department of Electronic Engineering, The Chinese University of Hong Kong, China)
,
Xu Lie
(Department of Electronic Engineering, The Chinese University of Hong Kong, China)
,
Wang Hong-da
(Department of Electronic Engineering, The Chinese University of Hong Kong, China)
,
Choy Chiu-sing
(Department of Electronic Engineering, The Chinese University of Hong Kong, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
TENCON
ページ:
3429-3432
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)