文献
J-GLOBAL ID:201702281939025986
整理番号:17A1720667
パルス幅コンパレータと二重注入技術を用いた2.4GHz,1.5mWディジタル乗算遅延同期ループ【Powered by NICT】
A 2.4-GHz 1.5-mW Digital Multiplying Delay-Locked Loop Using Pulsewidth Comparator and Double Injection Technique
著者 (5件):
Kim Hyunik
(Samsung Electronics, Hwaseong, South Korea)
,
Kim Yongjo
(Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea)
,
Kim Taeik
(Samsung Electronics, Hwaseong, South Korea)
,
Ko Hyung-Jong
(Samsung Electronics, Hwaseong, South Korea)
,
Cho Seonghwan
(Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
52
号:
11
ページ:
2934-2946
発行年:
2017年
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)