文献
J-GLOBAL ID:201702282403199534
整理番号:17A0757185
SerDesのための低ジッタ自己バイアス位相同期ループ【Powered by NICT】
A low-jitter self-biased phase-locked loop for SerDes
著者 (6件):
Yuan Heng-zhou
(College of Computer, National University of Defense Technology, Changsha 410073, China)
,
Guo Yang
(College of Computer, National University of Defense Technology, Changsha 410073, China)
,
Liu Yao
(College of Computer, National University of Defense Technology, Changsha 410073, China)
,
Liang Bin
(College of Computer, National University of Defense Technology, Changsha 410073, China)
,
Guo Qian-cheng
(College of Computer, National University of Defense Technology, Changsha 410073, China)
,
Tan Jia-wei
(College of Computer, National University of Defense Technology, Changsha 410073, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
ISOCC
ページ:
59-60
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)