文献
J-GLOBAL ID:201702282899579517
整理番号:17A1835145
再構成可能遅延最適化は選択加算器【Powered by NICT】
Reconfigurable delay optimized carry select adder
著者 (2件):
Kumar G. Kishore
(Department of ECE, V. R. Siddhartha Engineering College, Vijayawada-520 007, Andhra Pradesh, India)
,
Balaji N.
(Department of ECE, JNTUK University College of Engineering Narasaraopet, Narasaraopet - 522603, Andhra Pradesh, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICIEEIMT
ページ:
123-127
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)