文献
J-GLOBAL ID:201702283729145466
整理番号:17A1731091
CMOS回路の開放及び遅延故障のためのテスト生成【Powered by NICT】
Test generation for open and delay faults in CMOS circuits
著者 (3件):
Wu Cheng-Hung
(Dept. of EE, National Cheng Kung University, Taiwan)
,
Lee Kuen-Jong
(Dept. of EE, National Cheng Kung University, Taiwan)
,
Reddy Sudhakar M
(Dept. of EE, University of Iowa, USA)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ITC-Asia
ページ:
21-26
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)