文献
J-GLOBAL ID:201702284162658574
整理番号:17A1569634
面積低減技術を用いた超不完全整定を用いた3次MASHスイッチトキャパシタΣΔM【Powered by NICT】
A 3rd order MASH switched-capacitor ΣΔM using ultra incomplete settling employing an area reduction technique
著者 (2件):
Fouto David
(CTS/UNINOVA, Departamento de Engenharia Electrotecnica, Faculdade de Ciencias e Tecnologia - Universidade Nova de Lisboa, Campus FCT/UNL, 2829-516 Caparica, Portugal)
,
Paulino Nuno
(CTS/UNINOVA, Departamento de Engenharia Electrotecnica, Faculdade de Ciencias e Tecnologia - Universidade Nova de Lisboa, Campus FCT/UNL, 2829-516 Caparica, Portugal)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ISCAS
ページ:
1-4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)