文献
J-GLOBAL ID:201702286208329527
整理番号:17A1399968
短擬似周期畳込みを用いたDSTの高スループットVLSI実現のための新しいアルゴリズムとアーキテクチャ【Powered by NICT】
A novel algorithm and architecture for a high-throughput VLSI implementation of DST using short pseudo-cycle convolutions
著者 (2件):
Chiper Doru Florin
(Faculty of Electronics, Telecommunications and Information Technology, Technical University “Gh. Asachi”, Iasi, Romania)
,
Cracan Arcadie
(Faculty of Electronics, Telecommunications and Information Technology, Technical University “Gh. Asachi”, Iasi, Romania)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ISSCS
ページ:
1-4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)