文献
J-GLOBAL ID:201702287605673027
整理番号:17A0204990
65nm CMOSプロセスにおける新しい静的トリガパワーレールESDクランプ回路の設計【Powered by NICT】
Design of a novel static-triggered power-rail ESD clamp circuit in a 65-nm CMOS process
著者 (5件):
Lu Guangyi
(Institute of Microelectronics, Peking University)
,
Wang Yuan
(Institute of Microelectronics, Peking University)
,
Zhang Lizhong
(Institute of Microelectronics, Peking University)
,
Cao Jian
(Institute of Microelectronics, Peking University)
,
Zhang Xing
(Institute of Microelectronics, Peking University)
資料名:
Science China. Information Sciences
(Science China. Information Sciences)
巻:
59
号:
12
ページ:
122401_01-122401_09
発行年:
2016年
JST資料番号:
C2579A
ISSN:
1674-733X
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
中国 (CHN)
言語:
英語 (EN)