文献
J-GLOBAL ID:201702289101477030
整理番号:17A1649768
可逆論理ゲートを用いた全光1ビット二進比較回路の設計【Powered by NICT】
Design of all-optical one bit binary comparator using reversible logic gates
著者 (4件):
Mandal Dhoumendra
(Department of Physics, Saldiha College, Saldiha, Bankura, West Bengal, 722173, India)
,
Mandal Sumana
(Department of Physics, NIT Durgapur, West Bengal, 713209, India)
,
Mandal Mrinal Kanti
(Department of Physics, NIT Durgapur, West Bengal, 713209, India)
,
Garai Sisir Kumar
(Department of physics, M.U.C. Women’s college, Burdwan, West Bengal 713104, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
IEMENTech
ページ:
1-6
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)