文献
J-GLOBAL ID:201702289102983562
整理番号:17A0379117
0温度係数点を利用した65nm CMOSにおける電圧基準をサブI V,87dB PSRR,5.6ppm/°C温度係数【Powered by NICT】
A 5.6 ppm/°C Temperature Coefficient, 87-dB PSRR, Sub-1-V Voltage Reference in 65-nm CMOS Exploiting the Zero-Temperature-Coefficient Point
著者 (3件):
Jiang Jize
(Nanyang Technological University, Singapore)
,
Shu Wei
(Nanyang Technological University, Singapore)
,
Chang Joseph S.
(Nanyang Technological University, Singapore)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
52
号:
3
ページ:
623-633
発行年:
2017年
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)