文献
J-GLOBAL ID:201702289211103216
整理番号:17A0214363
22nmトライゲートCMOSによるNTVにおけるフリップフロップアレイのPVT変動とエージング誘起保持時間マージンの特性化【Powered by NICT】
Characterization of PVT variation & aging induced hold time margins of flip-flop arrays at NTV in 22nm tri-gate CMOS
著者 (7件):
Augustine Charles
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
Tokunaga Carlos
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
Malavasi Andres
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
Raychowdhury Arijit
(Georgia Institute of Technology, Atlanta, GA, USA)
,
Khellah Muhammad
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
Tschanz James
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
De Vivek
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
IEDM
ページ:
35.5.1-35.5.4
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)