文献
J-GLOBAL ID:201702291583910414
整理番号:17A0181908
トランジスタネットワーク設計アプローチのためのスタティックCMOS論理ゲートの漏れ電流解析【Powered by NICT】
Leakage current analysis in static CMOS logic gates for a transistor network design approach
著者 (3件):
Tonfat Jorge
(Universidade Federal do Rio Grande do Sul (UFRGS), Instituto de Informatica - PGMICRO, Porto Alegre, Brazil)
,
Flach Guilherme
(Universidade Federal do Rio Grande do Sul (UFRGS), Instituto de Informatica - PGMICRO, Porto Alegre, Brazil)
,
Reis Ricardo
(Universidade Federal do Rio Grande do Sul (UFRGS), Instituto de Informatica - PGMICRO, Porto Alegre, Brazil)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
PATMOS
ページ:
107-113
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)