文献
J-GLOBAL ID:201802210691925057
整理番号:18A0244861
記憶論理は分離した3Dチップの物理的設計法【Powered by NICT】
A memory-logic separated 3D chip physical design method
著者 (5件):
Shier Zhang
(VLSI & System Lab, Beijing University of Technology, Beijing 100124, China)
,
Ligang Hou
(VLSI & System Lab, Beijing University of Technology, Beijing 100124, China)
,
Tongyang Ye
(VLSI & System Lab, Beijing University of Technology, Beijing 100124, China)
,
Jinhui Wang
(Department of Electrical and Computer Engineering, North Dakota State University, ND 58102 USA)
,
Xiaohong Peng
(VLSI & System Lab, Beijing University of Technology, Beijing 100124, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICEMI
ページ:
151-154
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)