文献
J-GLOBAL ID:201802210962316513
整理番号:18A1907601
深層学習プロセッサにおける活性化機能のための効率的ハードウェアアーキテクチャ【JST・京大機械翻訳】
An Efficient Hardware Architecture for Activation Function in Deep Learning Processor
著者 (3件):
Li Lin
(Northwestern Polytechnical University, School of Computer Science and Engineering, Xi’an, China)
,
Zhang Shengbing
(Northwestern Polytechnical University, School of Computer Science and Engineering, Xi’an, China)
,
Wu Juan
(Xi’an Vocational and Technical College, School of Animation Software and Education, Xi’an, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ICIVC
ページ:
911-918
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)