文献
J-GLOBAL ID:201802214904987501
整理番号:18A2096709
Work-in-Progress Winonn 高速Winogradアルゴリズムを用いたFPGAに基づく神経回路網加速器の最適化【JST・京大機械翻訳】
Work-in-Progress: WinoNN: Optimising FPGA-based Neural Network Accelerators using Fast Winograd Algorithm
著者 (3件):
Wang Xuan
(School of Computer Science and Technology, University of Science and Technology of China, Hefei, China)
,
Wang Chao
(School of Computer Science and Technology, University of Science and Technology of China, Hefei, China)
,
Zhou Xuehai
(School of Computer Science and Technology, University of Science and Technology of China, Hefei, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
CODES+ISSS
ページ:
1-2
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)