文献
J-GLOBAL ID:201802215653582879
整理番号:18A0726149
神経記録システムのためのディジタル較正インピーダンスブースタ回路【JST・京大機械翻訳】
A digitally calibrated impedance booster circuit for neural recording systems
著者 (3件):
Fathy Nader Sherif Kassem
(Design to Silicon Division, Mentor Graphics, A Siemens Business)
,
El-Nozahi Mohamed
(Electronics and Communication Department, Ain Shams University, Cairo, Egypt)
,
Hegazi Emad
(Electronics and Communication Department, Ain Shams University, Cairo, Egypt)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
BioCAS
ページ:
1-4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)