文献
J-GLOBAL ID:201802217554395409
整理番号:18A0027922
mGDI技術を用いた8ビットvedic乗算器の設計と実現【Powered by NICT】
Design and implementation of 8-bit vedic multiplier using mGDI technique
著者 (4件):
Meti Shashank S
(Department of ECE, R V College of Engineering, Bengaluru-59, India)
,
Bharath C. N.
(Department of ECE, R V College of Engineering, Bengaluru-59, India)
,
Kumar Y. G. Praveen
(Department of ECE, R V College of Engineering, Bengaluru-59, India)
,
Kariyappa B S
(Department of ECE, R V College of Engineering, Bengaluru-59, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICACCI
ページ:
1923-1927
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)