文献
J-GLOBAL ID:201802224082670827
整理番号:18A0199738
神経形態学的CMOS回路におけるSTDPに基づく学習ルールの実装【Powered by NICT】
Implementation of STDP based learning rule in neuromorphic CMOS circuits
著者 (5件):
Srinidhi P. J.
(Department of ECE, REVA I.T.M., Bengaluru-64)
,
Yashaswini T. R.
(Department of ECE, REVA I.T.M., Bengaluru-64)
,
Uttunga N.
(Department of ECE, REVA I.T.M., Bengaluru-64)
,
Ali Syed Aslam
(Department of ECE, REVA I.T.M., Bengaluru-64)
,
Ahmed Mohammed Riyaz
(School of ECE, REVA University, Bengaluru, India 560064)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICICCS
ページ:
1105-1110
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)