文献
J-GLOBAL ID:201802224725193330
整理番号:18A2040743
CMOS/ReRAMプログラマブル論理回路のための新しいスキャンイン方式【JST・京大機械翻訳】
A Novel Scan-In Scheme for CMOS/ReRAM Programmable Logic Circuits
著者 (3件):
Adnan Md Musabbir
(University of Tennesse Knoxville, Department of Electrical Engineering & Computer Science, Knoxville,Tennessee, 37996)
,
Amer Sherif
(University of Tennesse Knoxville, Department of Electrical Engineering & Computer Science, Knoxville,Tennessee, 37996)
,
Rose Garrett S.
(University of Tennesse Knoxville, Department of Electrical Engineering & Computer Science, Knoxville,Tennessee, 37996)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ISCAS
ページ:
1-5
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)