文献
J-GLOBAL ID:201802224844963238
整理番号:18A1384468
超低電圧タイミング投機SRAMのための選択的ビット線電圧調整による二重センシング方式【JST・京大機械翻訳】
A Double Sensing Scheme With Selective Bitline Voltage Regulation for Ultralow-Voltage Timing Speculative SRAM
著者 (8件):
Yang Jun
(National ASIC Research Center, Southeast University, Nanjing, China)
,
Ji Hao
(National ASIC Research Center, Southeast University, Nanjing, China)
,
Guo Yichen
(National ASIC Research Center, Southeast University, Nanjing, China)
,
Zhu Jizhe
(National ASIC Research Center, Southeast University, Nanjing, China)
,
Zhuang Yuan
(National ASIC Research Center, Southeast University, Nanjing, China)
,
Li Zhi
(Semiconductor Manufacturing International Corporation, Shanghai, China)
,
Liu Xinning
(National ASIC Research Center, Southeast University, Nanjing, China)
,
Shi Longxing
(National ASIC Research Center, Southeast University, Nanjing, China)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
53
号:
8
ページ:
2415-2426
発行年:
2018年
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)