文献
J-GLOBAL ID:201802225922275476
整理番号:18A1027358
二重参照シフトと内挿を用いた12ビット1.6,3.2,6.4GS/s 4-B/サイクル時間インタリーブSAR ADC【JST・京大機械翻訳】
A 12-Bit 1.6, 3.2, and 6.4 GS/s 4-b/Cycle Time-Interleaved SAR ADC With Dual Reference Shifting and Interpolation
著者 (4件):
Nam Jae-Won
(Department of Electrical Engineering, University of Southern California, Los Angeles, CA, USA)
,
Hassanpourghadi Mohsen
(Department of Electrical Engineering, University of Southern California, Los Angeles, CA, USA)
,
Zhang Aoyang
(Department of Electrical Engineering, University of Southern California, Los Angeles, CA, USA)
,
Chen Mike Shuo-Wei
(Department of Electrical Engineering, University of Southern California, Los Angeles, CA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
53
号:
6
ページ:
1765-1779
発行年:
2018年
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)