文献
J-GLOBAL ID:201802226115931373
整理番号:18A0589684
65nm CMOSにおける適応クロック位相としきい値電圧に基づくDFEによる32Gb/s133mW PAM-4送受信機【Powered by NICT】
A 32Gb/s 133mW PAM-4 transceiver with DFE based on adaptive clock phase and threshold voltage in 65nm CMOS
著者 (6件):
Tang Liangxiao
(Peking University, Beijing, China)
,
Gai Weixin
(Peking University, Beijing, China)
,
Shi Linqi
(Peking University, Beijing, China)
,
Xiang Xiao
(Peking University, Beijing, China)
,
Sheng Kai
(Peking University, Beijing, China)
,
He Ai
(Peking University, Beijing, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ISSCC
ページ:
114-116
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)