文献
J-GLOBAL ID:201802226988849400
整理番号:18A1044324
疑わしいタイミング誤差予測を用いた遅延変動のためのロバストAES回路設計【JST・京大機械翻訳】
Robust AES circuit design for delay variation using suspicious timing error prediction
著者 (3件):
Yahagi Yuki
(Dept. of Computer Science and Communications Engineering, Waseda University)
,
Yanagisawa Masao
(Dept. of Computer Science and Communications Engineering, Waseda University)
,
Togawa Nozomu
(Dept. of Computer Science and Communications Engineering, Waseda University)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ISOCC
ページ:
101-102
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)