文献
J-GLOBAL ID:201802227595599567
整理番号:18A0195611
ディジタル硬膜下グリッドのための面積効率の良い低電力ECoGフロントエンドチップ【Powered by NICT】
An area efficient low power ECoG front-end chip for digitalized subdural grid
著者 (6件):
Dong Chenjie
(State key laboratory of ASIC and systems, Fudan University, Shanghai200433, China)
,
Jin Han
(State key laboratory of ASIC and systems, Fudan University, Shanghai200433, China)
,
Kim IkHwan
(State key laboratory of ASIC and systems, Fudan University, Shanghai200433, China)
,
Wang Chenyu
(State key laboratory of ASIC and systems, Fudan University, Shanghai200433, China)
,
Qin Yajie
(State key laboratory of ASIC and systems, Fudan University, Shanghai200433, China)
,
Zheng Lirong
(State key laboratory of ASIC and systems, Fudan University, Shanghai200433, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ASICON
ページ:
444-447
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)