文献
J-GLOBAL ID:201802227688682059
整理番号:18A1809642
FPGAの最適化利用のためのSMS4暗号のVLSI実装【JST・京大機械翻訳】
VLSI Implementation of SMS4 Cipher for Optimized Utilization of FPGA
著者 (4件):
Manoj G. Sai
(Department of ECE, Vaagdevi College of Engineering, Warangal, India)
,
Sravanthi B
(Department of ECE, Vaagdevi College of Engineering, Warangal, India)
,
Thirumal G
(Department of ECE, Vaagdevi College of Engineering, Warangal, India)
,
Venishetty Sudheer Raja
(Department of ECE, Vaagdevi College of Engineering, Warangal, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ICICCT
ページ:
1225-1231
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)