文献
J-GLOBAL ID:201802228348019702
整理番号:18A1906479
65nm CMOSにおけるコンパレータ雑音スケーリングを用いた125MS/s 10.4 ENOB10.1FJ/CONVステップマルチコンパレータSAR ADC【JST・京大機械翻訳】
A 125 MS/s 10.4 ENOB 10.1 fJ/Conv-Step Multi-Comparator SAR ADC with Comparator Noise Scaling in 65nm CMOS
著者 (5件):
Liu Shaolong
(Department of Electrical and Computer Engineering, Carnegie Mellon University, Pirtsburgh, PA, USA)
,
Paramesh Jeyanandh
(Department of Electrical and Computer Engineering, Carnegie Mellon University, Pirtsburgh, PA, USA)
,
Pileggi Larry
(Department of Electrical and Computer Engineering, Carnegie Mellon University, Pirtsburgh, PA, USA)
,
Rabuske Taimur
(INESC-ID, Universidade de Lisboa, Instituto Superior Tecnico, Portugal)
,
Fernandcs Jorge
(INESC-ID, Universidade de Lisboa, Instituto Superior Tecnico, Portugal)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ESSCIRC
ページ:
22-25
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)