文献
J-GLOBAL ID:201802228550567942
整理番号:18A1480600
リエントラントプロセスによる集積回路パッケージングのための効率的な納期割当と生産スケジューリング【JST・京大機械翻訳】
Efficient Due-Date Quoting and Production Scheduling for Integrated Circuit Packaging With Reentrant Processes
著者 (2件):
Hsieh Liam Y.
(Department of Systems Engineering and Operations Research, George Mason University, Fairfax, VA, USA)
,
Cheng Chi-Bin
(Department of Information Management, Tamkang University, New Taipei City, Taiwan)
資料名:
IEEE Transactions on Components, Packaging, and Manufacturing Technology
(IEEE Transactions on Components, Packaging, and Manufacturing Technology)
巻:
8
号:
8
ページ:
1487-1495
発行年:
2018年
JST資料番号:
W0590B
ISSN:
2156-3950
CODEN:
ITCPC8
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)