文献
J-GLOBAL ID:201802230218131831
整理番号:18A0348508
低電力のためのバッファ付きクロックツリーの境界最適化【Powered by NICT】
Boundary optimization of buffered clock trees for low power
著者 (2件):
Kim Joohan
(Department of Electrical and Computer Engineering, Seoul National University, Korea)
,
Kim Taewhan
(Department of Electrical and Computer Engineering, Seoul National University, Korea)
資料名:
Integration. the VLSI Journal
(Integration. the VLSI Journal)
巻:
56
ページ:
86-95
発行年:
2017年
JST資料番号:
H0891A
ISSN:
0167-9260
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)