文献
J-GLOBAL ID:201802231160418891
整理番号:18A0163344
高速socの性能を加速するためのハイブリッドアービタ【Powered by NICT】
A Hybrid arbiter to accelerate performance of high speed soc
著者 (2件):
Bedre Abhilash L
(Department of Micro and Nanoelectronics VIT University Vellore - 632014 Tamil Nadu, India)
,
Kumar V. Nithish
(Department of Micro and Nanoelectronics VIT University Vellore - 632014 Tamil Nadu, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICMDCS
ページ:
1-6
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)