文献
J-GLOBAL ID:201802236340327947
整理番号:18A2029175
14nm CMOSにおける0.3pJ/ビット112Gb/s PAM41+0.5D TX-DFEプリコーダと8タップFFE【JST・京大機械翻訳】
A 0.3PJ/Bit 112GB/S PAM4 1+0.5D TX-DFE Precoder and 8-Tap FFE in 14NM CMOS
著者 (10件):
Toifl T.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Menolfi C.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Braendli M.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Cevrero A.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Francese P.A.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Kossel M.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Kull L.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Luu D.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Morf T.
(IBM Research - Zurich, Rueschlikon, Switzerland)
,
Ozkaya I.
(IBM Research - Zurich, Rueschlikon, Switzerland)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
VLSI Circuits
ページ:
53-54
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)