文献
J-GLOBAL ID:201802238819889852
整理番号:18A0795952
トラップ電荷信頼性を有する増強デバイス静電気学のためのソース加工トンネルFET【JST・京大機械翻訳】
Source engineered tunnel FET for enhanced device electrostatics with trap charges reliability
著者 (3件):
Raad Bhagwan Ram
(PDPM IIITDM Jabalpur, India)
,
Sharma Dheeraj
(PDPM IIITDM Jabalpur, India)
,
Tirkey Sukeshni
(PDPM IIITDM Jabalpur, India)
資料名:
Microelectronic Engineering
(Microelectronic Engineering)
巻:
194
ページ:
79-84
発行年:
2018年
JST資料番号:
C0406B
ISSN:
0167-9317
CODEN:
MIENEF
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)