文献
J-GLOBAL ID:201802240749809559
整理番号:18A0848776
究極のCMOSとそれ以上における信頼できるプロセッサコアの設計:二重サンプリングソリューション【JST・京大機械翻訳】
Designing reliable processor cores in ultimate CMOS and beyond: A double sampling solution
著者 (4件):
Bonnoit Thierry
(Univ. Grenoble Alpes, CNRS, Grenoble INP*, TIMA, 38000 Grenoble, France)
,
Bouesse Fraidy
(Univ. Grenoble Alpes, CNRS, Grenoble INP*, TIMA, 38000 Grenoble, France)
,
Zergainoh Nacer-Eddine
(Univ. Grenoble Alpes, CNRS, Grenoble INP*, TIMA, 38000 Grenoble, France)
,
Nicolaidis Michael
(Univ. Grenoble Alpes, CNRS, Grenoble INP*, TIMA, 38000 Grenoble, France)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
DATE
ページ:
905-908
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)