文献
J-GLOBAL ID:201802246122490136
整理番号:18A1806783
電圧スケーラブル設計におけるホールドタイミング回復性のための包括的確率設計法【JST・京大機械翻訳】
A Comprehensive Stochastic Design Methodology for Hold-Timing Resiliency in Voltage-Scalable Design
著者 (4件):
Chen Zhengyu
(Electrical Engineering and Computer Science Department, Northwestern University, Evanston, IL, USA)
,
Wang Huanyu
(Electrical Engineering and Computer Science Department, Northwestern University, Evanston, IL, USA)
,
Xie Geng
(Electrical Engineering and Computer Science Department, Northwestern University, Evanston, IL, USA)
,
Gu Jie
(Electrical Engineering and Computer Science Department, Northwestern University, Evanston, IL, USA)
資料名:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
(IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻:
26
号:
10
ページ:
2118-2131
発行年:
2018年
JST資料番号:
W0516A
ISSN:
1063-8210
CODEN:
ITCOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)