文献
J-GLOBAL ID:201802247058579958
整理番号:18A0727112
浮動小数点Vedic乗算器を用いたディジタルフィルタのHDL実装【JST・京大機械翻訳】
HDL implementation of digital filters using floating point vedic multiplier
著者 (3件):
Howal Prashant S.
(Electronics Engineering Department, Sardar Vallabhbhai National Insititute of Technology (SVNIT), Surat, India)
,
Upla Kishor P.
(Electronics Engineering Department, Sardar Vallabhbhai National Insititute of Technology (SVNIT), Surat, India)
,
Patel Mehul C.
(Electronics Engineering Department, Sardar Vallabhbhai National Insititute of Technology (SVNIT), Surat, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICCS
ページ:
274-279
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)