文献
J-GLOBAL ID:201802248615093194
整理番号:18A0027459
STIベースのLDMOSトランジスタにおける高破壊電圧のためのスプリットゲート構造【Powered by NICT】
Split-gate architecture for higher breakdown voltage in STI based LDMOS transistors
著者 (3件):
Teja Subrahmanya
(Department of Electrical Engineering, IIT Gandhinagar, Gujarat, India)
,
Bhoir Mandar
(Department of Electrical Engineering, IIT Gandhinagar, Gujarat, India)
,
Mohapatra Nihar R.
(Department of Electrical Engineering, IIT Gandhinagar, Gujarat, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
EDSSC
ページ:
1-2
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)