文献
J-GLOBAL ID:201802252801836381
整理番号:18A1236768
ストカスティック計算を用いたニューラルネットワークハードウェアのための省面積積和演算器
Area Efficient Multiply-Accumulate Circuit Using Stochastic Computing for Neural Network Hardware
著者 (3件):
名倉健太
(京大 大学院情報学研究科)
,
廣本正之
(京大 大学院情報学研究科)
,
佐藤高史
(京大 大学院情報学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
118
号:
85(MSS2018 1-36)
ページ:
81-86
発行年:
2018年06月07日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)