文献
J-GLOBAL ID:201802254561634856
整理番号:18A0994669
面積効率の良い確率的オフセット電圧検出技術を用いた動的ラッチコンパレータ
A Dynamic Latched Comparator Using Area-Efficient Stochastic Offset Voltage Detection Technique
著者 (2件):
OKAZAWA Takayuki
(Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology)
,
AKITA Ippei
(Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology)
資料名:
IEICE Transactions on Electronics (Web)
(IEICE Transactions on Electronics (Web))
巻:
E101.C
号:
5
ページ:
396-403(J-STAGE)
発行年:
2018年
JST資料番号:
U0468A
ISSN:
1745-1353
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)