文献
J-GLOBAL ID:201802257092971574
整理番号:18A1860182
パワーサイクルのFEシミュレーションによる焼結/はんだ付チップ-オン-基板試料の相対寿命推定に及ぼすパルス長と温度スイングの影響【JST・京大機械翻訳】
Influence of the pulse length and temperature swing on the relative lifetime estimation for sintered/soldered chip-on-substrate samples via FE-simulation of power cycles
著者 (3件):
Simon F.B.
(Fraunhofer Institute for Integrated Systems and Device Technology, Schottkystrasse 10, 91058 Erlangen, Germany)
,
Letz S.A.
(Fraunhofer Institute for Integrated Systems and Device Technology, Schottkystrasse 10, 91058 Erlangen, Germany)
,
Schletz A.
(Fraunhofer Institute for Integrated Systems and Device Technology, Schottkystrasse 10, 91058 Erlangen, Germany)
資料名:
Microelectronics Reliability
(Microelectronics Reliability)
巻:
88-90
ページ:
1183-1188
発行年:
2018年
JST資料番号:
C0530A
ISSN:
0026-2714
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)