文献
J-GLOBAL ID:201802258023071586
整理番号:18A0588566
3次元逐次集積化のための低温ゲートスタックプロセスステップに関する信頼性解析【Powered by NICT】
Reliability analysis on low temperature gate stack process steps for 3D sequential integration
著者 (10件):
Tsiara A.
(CEA, LETI, MINATEC Campus)
,
Garros X.
(CEA, LETI, MINATEC Campus)
,
Lu C.-M. V.
(CEA, LETI, MINATEC Campus)
,
Fenouillet-Beranger C.
(CEA, LETI, MINATEC Campus)
,
Batude P.
(CEA, LETI, MINATEC Campus)
,
Gassilloud R.
(CEA, LETI, MINATEC Campus)
,
Martin F.
(CEA, LETI, MINATEC Campus)
,
Faynot O.
(CEA, LETI, MINATEC Campus)
,
Ghibaudo G.
(IMEP-LAHC Grenoble, France)
,
Reimbold G.
(CEA, LETI, MINATEC Campus)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
S3S
ページ:
1-3
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)