文献
J-GLOBAL ID:201802260465117812
整理番号:18A0822189
NUMAを意識した実行アプローチによるキャッシュコヒーレンストラフィックの低減【JST・京大機械翻訳】
Reducing Cache Coherence Traffic with a NUMA-Aware Runtime Approach
著者 (6件):
Caheny Paul
(Departament d’Arquitectura de Computadors at the Universitat Politecnica de Catalunya (UPC), Barcelona Supercomputing Centre (BSC), Barcelona, Spain)
,
Alvarez Lluc
(Departament d’Arquitectura de Computadors at the Universitat Politecnica de Catalunya (UPC), Barcelona Supercomputing Centre (BSC), Barcelona, Spain)
,
Derradji Said
(Bull/Atos Group, Les Clayes-sous-Bois, France)
,
Valero Mateo
(Departament d’Arquitectura de Computadors at the Universitat Politecnica de Catalunya (UPC), Barcelona Supercomputing Centre (BSC), Barcelona, Spain)
,
Moreto Miquel
(Departament d’Arquitectura de Computadors at the Universitat Politecnica de Catalunya (UPC), Barcelona Supercomputing Centre (BSC), Barcelona, Spain)
,
Casas Marc
(Departament d’Arquitectura de Computadors at the Universitat Politecnica de Catalunya (UPC), Barcelona Supercomputing Centre (BSC), Barcelona, Spain)
資料名:
IEEE Transactions on Parallel and Distributed Systems
(IEEE Transactions on Parallel and Distributed Systems)
巻:
29
号:
5
ページ:
1174-1187
発行年:
2018年
JST資料番号:
T0882A
ISSN:
1045-9219
CODEN:
ITDSEO
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)