文献
J-GLOBAL ID:201802260473583866
整理番号:18A1678082
不均一性アクセスに基づくチップマルチプロセッサのためのエネルギー効率の良いキャッシュアーキテクチャ【JST・京大機械翻訳】
An Energy-Efficient Cache Architecture for Chip-Multiprocessors Based on Non-Uniformity Accesses
著者 (3件):
Safayenikoo Pooneh
(Electrical and Computer Engineering Department, Ryerson University, Toronto, Ontario, Canada)
,
Asad Arghavan
(Electrical and Computer Engineering Department, Ryerson University, Toronto, Ontario, Canada)
,
Mohammadi Farah
(Electrical and Computer Engineering Department, Ryerson University, Toronto, Ontario, Canada)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
CCECE
ページ:
1-4
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)