文献
J-GLOBAL ID:201802260540318864
整理番号:18A1357754
ライン検出のためのハードウェア加速器の新しい設計と実装【JST・京大機械翻訳】
A new design and implementation of hardware accelerator for line detection
著者 (3件):
Chen Ching-Han
(Department of Computer Science and Information Engineering, National Central University, Chung-Li 320, Taiwan, ROC)
,
Luoh Leh
(Department of Electrical Engineering, Chung Hua University, 707, Sec.2, WuFu Rd., Hsin-Chu 30012, Taiwan, ROC)
,
Guo Min-Hao
(Department of Computer Science and Information Engineering, National Central University, Chung-Li 320, Taiwan, ROC)
資料名:
Microprocessors and Microsystems
(Microprocessors and Microsystems)
巻:
61
ページ:
179-197
発行年:
2018年
JST資料番号:
H0781A
ISSN:
0141-9331
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)