文献
J-GLOBAL ID:201802262249823911
整理番号:18A0727028
高速通信バスのためのDCブロッキングキャパシタインタフェイス【JST・京大機械翻訳】
DC blocking capacitor interfacing for high speed communication buses
著者 (8件):
Tang Junyan
(Systems Group - POWER Series Hardware Development, IBM Corporation, Austin-TX, USA)
,
Hejase Jose A.
(Systems Group - POWER Series Hardware Development, IBM Corporation, Austin-TX, USA)
,
Richardson Matthew
(Systems Group - POWER Series Hardware Development, IBM Corporation, Austin-TX, USA)
,
Dreps Daniel M.
(Systems Group - POWER Series Hardware Development, IBM Corporation, Austin-TX, USA)
,
Becker Wiren D.
(Systems Group - POWER Series Hardware Development, IBM Corporation, Austin-TX, USA)
,
Kwark Young H.
(Systems Group - POWER Series Hardware Development, IBM Corporation, Austin-TX, USA)
,
Audet Jean
(Systems Group - POWER Series Hardware Development, IBM Corporation, Austin-TX, USA)
,
Baks Christian W.
(Systems Group - POWER Series Hardware Development, IBM Corporation, Austin-TX, USA)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
EPEPS
ページ:
1-3
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)