文献
J-GLOBAL ID:201802267209492386
整理番号:18A0444001
下部技術ノードでのスキャン方法論とATPG DFT技術【Powered by NICT】
Scan methodology and ATPG DFT techniques at lower technology node
著者 (3件):
Chauhan Janki
(DFT, ASIC Department, VLSI, India, Parul University, P. O. Limda, Ta. Waghodia, Vadodara, India)
,
Panchal Chintan
(Technical Manager eInfochips pvt. ltd., Ahmedabad, India)
,
Suthar Haresh
(E. C. Department, Parul Institute of Technology, Vadodara, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICCMC
ページ:
508-514
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)